Very High Speed ​​Integrated Circuits Hardware Description Language , ou langage VHDL est un langage de modélisation utilisé pour décrire les circuits . Il est utilisé pour tester la logique , en simulant , par exemple, une machine, et est le plus couramment utilisé dans le cadre du processus de conception. VHDL peut également être utilisé comme un langage de programmation pour les programmes de traitement de texte . Dans un essai ou d'un programme VHDL , les déclarations successives guider le processus , en progressant dans un ordre précis . Conception de machines

développeurs utilisent VHDL afin de concevoir des circuits théoriques qui peuvent être synthétisés et configurés dans un circuit réel pour une machine réelle . Lors de l'écriture , VHDL ressemble à d'autres langages de programmation en utilisant des commandes et des portes logiques , les données process et guider le processus ou programme sur la prochaine étape logique . Il utilise souvent la logique booléenne , ou logique basée sur des «décisions» auxquelles on peut répondre en oppositions dures , telles que "off" et "on" , "yes" et "no" ; " . False" ou "true" et < br >
décrivant Machines

VHDL décrit le système sur lequel un programmeur peut construire une machine , mais en termes abstraits . Plus tard, ces termes abstraits peuvent être cartographiés comme des circuits réels , mais pendant le codage initial , les programmeurs de créer un flux de données ou des informations qui se déplace selon un algorithme ou une voie d'écoulement . L'utilisation d'un algorithme traite les informations par le biais de cet algorithme , apporte une réponse , et cette réponse détermine alors la prochaine étape du processus . Dans voies d'écoulement , les données arrive à une porte logique qui décide alors , sur la base de la logique booléenne , la prochaine étape . Ces prochaines étapes sont contrôlées par les déclarations successives , qui sont fournis dans un certain ordre , prédéterminé et guident les données ou informations dans cet ordre.
Séquentielle états

Une instruction séquentielle est utilisée dans le corps du procédé décrit dans le fichier VHDL . La déclaration séquentiel est thusly nommé en raison de cette enseigner instruction doit être exécutée de manière séquentielle , et cet ordre est défini lors de la programmation du processus. Comme un fichier VHDL est lu de haut en bas , les déclarations successives qui apparaissent vers le haut sont exécutés en premier , avec les déclarations effectuées par la suite car ils sont atteints , se déplaçant vers le bas .
Conditions
< br >

déclarations séquentielles commencent par énoncer une condition. Cette condition représente un choix binaire de logique booléenne , et commence l' exécution de l'instruction sur la base de la valeur déterminée par la condition. Par exemple , la condition peut représenter «vrai» ou «faux », et si les données ou informations est, en effet , vrai ou faux détermine la déclaration séquentielle du nid , conduisant les données ou informations à travers le reste du processus.