Reduced Instruction Set Computing est abrégé à RISC et est prononcé «risque». La technologie est basée sur l'hypothèse qu'un processeur peut traiter un ensemble réduit d'instructions simples plus rapidement qu'un ensemble d'instructions compliquées. La prémisse est que la majorité des activités de tous les processeurs sont basés sur des instructions simples ; la capacité de traiter des instructions complexes n'améliore pas les capacités du processeur , mais il les réduit en réalité . L'histore

Les premiers ordinateurs étaient des jeux d'instructions limitées , mais le champ RISC de la recherche vise à réduire les jeux d'instructions dans les ordinateurs modernes , pas un amerrissage forcé tous les nouveaux matériels et de revenir à des machines primitives. Durant les années 1970 , IBM a recueilli des données sur les instructions exécutées dans le processeur d'un mini-ordinateur qu'ils avaient en cours de développement . Ils ont constaté que plus de la moitié de tous les temps de traitement sur ​​l'ordinateur a été occupé avec seulement cinq commandes de base . Cette prise de conscience introduit dans un projet à l'Université de Californie à Berkeley, qui a abouti à la conception du premier ordinateur RISC en 1980.
CISC Processeur

L'opposé de RISC est CDCI - Complex Instruction Set Computing . Programmes de haut niveau doivent être compilés en code machine . Les compilateurs prennent beaucoup de mémoire . En permettant au processeur de comprendre plus complexes, composites instructions , les instructions peuvent être lus et effacés de la mémoire plus rapide . Les instructions complexes prennent plus de temps pour compléter et impliqués le processeur accomplir les tâches visées par plusieurs actions de base . Les programmes sont stockés dans la mémoire externe et chargées dans l'élément de mémoire intégrée à la pièce que le programme s'exécute. Processeurs contiennent des données dans les registres et les registres sont chers. Architecture CISC réduit la quantité de mémoire cache - mémoire du processeur - . Et registres nécessaires au sein du processeur
processeur RISC

la philosophie inverse de l'ICCA , traitement RISC nécessite des processeurs plus chers, avec plus de cache et registres. Le besoin de mémoire a été réduit par un stockage plus efficace des constantes ou des chiffres. Comme des instructions simples sont plus rapides à exécuter que celles complexes , le besoin de vitesse et la réduction continue du coût de la mémoire a fait pencher la balance en faveur des processeurs RISC . Accès à la mémoire externe ralentit la vitesse du processeur, avec une plus grande mémoire cache et petits instructions , le processeur RISC était plus rapide qu'un processeur CISC
Reduced Instruction Set

terme. "réduit jeu d'instructions " est source de confusion . Il est souvent interprété comme signifiant « un plus petit ensemble d'instructions. " Ce n'était pas l'intention des concepteurs de la technologie RISC . De nombreux systèmes RISC ont un plus grand nombre d'instructions que certains systèmes du SCRC . Le terme signifie « un ensemble d'instructions « réduit » . " Cela signifie que toutes les instructions dans le jeu d'instructions RISC nécessitent moins de travail dans le processeur .